搜索资源列表
fir
- 该程序实现了一个FIR滤波加速器，该程序在FPGA板上开发，通过使用VHDL语言来定义RS232端口的使用-design a FIR Filter Accelerator based on FPGA board and RS232 interface using VHDL language.
VLSI-Project-Median-filer
- FPGA和ASIC实现的图像中值滤波模块，各模块的仿真结果以及MATLAB,Modelsim联合仿真。这是中科大超大规模集成电路设计优化的final project。附有最终版的report和presention。-FPGA and ASIC implementation of image filtering modules, each module of the simulation results and MATLAB, Modelsim co-simulation. This is the
FIR5
- FPGA基于FIR的滤波，EP2C8芯片 40Mhz的采样频率，50KHz的截止频率的低通滤波，自己调试可用-FPGA-based FIR filter, EP2C8 chip 40Mhz sampling frequency, 50KHz cutoff frequency of the low pass filter, own debugging available
DDS
- 第一，DDS模块是一个比较常用的用数字方式实现模拟信号的方法，以前一直只用了频率控制，这一次还通过深入理解用上了相位控制，从这个角度来讲，可以用FPGA小菜一碟的实现频率和相位可控的多通道SPWM波，然后再去外加上RC滤波电路和运放电路就可以实现可控正弦波。 第二，这里的DDS模块还有产生一个可逆计数器的计数使能时钟和方向控制时钟，需要具体说说的是，如果你输出的正弦值是8位的，那么你的计数器的计数范围是在0---255---0，如果你输出的正弦值是9位的，那么你的计数器的计数范围是在0--
Radar-Signal-Processing
- 一些关于雷达系统硬件电路设计，数字滤波设计及FPGA/DSP等设计的文章，对初学者很具有参考意义。-Some articles about the radar system hardware circuit design, digital filter design and FPGA/DSP, such as design, it is a reference for the beginner.
fir_digital
- 本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。首先介绍了数字成型滤波的应用意义并分析了模拟和数字两种硬件实现方法，接着介绍了成形滤波器设计所需要MATLAB软件，以及利用ISE system generator在FPGA上进行滤波器实现的优势。文中给出了成形滤波函数的数学模型，讨论了几种常用成形滤波函数的传输特性以及对传输系统信号误码率的影响。然后介绍了本次设计中使用到的数字成形滤波器设计的几种FIR滤波器结构。把各种设计方案进行仿真，比较仿真结果，最后根据实际应用的情况并结合
7_ImageEnhance
- 基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像增强处理,平滑,锐化,滤波-System Generator based image processing engineering, multimedia processing FPGA implementation source code, image enhancement, smoothing, sharpening, filtering
fir18
- 介绍了一种基于FPGA和高精度A/D转换器结合的FIR滤波器电路系统,该滤波器采用乘法累加器算法,并利用X ilinx公司XC3S500E的FPGA进行试验验证,主要包括对输入的正弦波信号进行A/D转换后进行滤波,通过上位机显示滤波结果。 -Introduces an FPGA-based FIR filter circuit systems and high-precision A/D converter combined, the filter algorithm using multipl
cic_cz
- 在altera平台用verilog硬件描述语言实现cic插值滤波，在modelsim软件中仿真通过，包含完整的工程代码，可以直接下载到FPGA中运行-In the Altera platform using Verilog hardware descr iption language CIC interpolation filter, through the simulation in Modelsim software, including the complete project co
guided_filter
- 剔除了bug完全可编译运行，是分析guider 滤波，设计其他平台如FPGA等算法的很好的参考。-Excluding the bug can be compiled to run fully, is to analyze the guider filter, designed for other platforms such as FPGA algorithms such as a good reference.
1756456
- 设计了一种基于TMS320C6455与FPGA 的实时图像跟踪系统，该系统首先采用MAX9526 采集图像，利用FPGA 对图像进行均值滤波，滤波后数据采用乒乓方式传输给DSP。Mean Shift 跟踪算法采用图像像素灰度距离中心点的距离作 为目标特征建立核函数，实现对目标的实时跟踪。实验表明，该系统具有良好的实时性与稳定性。-Designed a real-time image-based tracking system TMS320C6455 and FPGA, the system
zhongzhilvbo
- 中值滤波的ＦＰＧＡ（Verilog语言）实现方法，可以作为通信，图像专业的编程参考， -Median filter FPGA (Verilog language) implementation can be used as communication, professional programming reference image,
MedianFilter33
- 基于3x3窗口的FPGA 调试好使的中值滤波程序,-Debugging that median filtering program
MID_FILTER
- 中值滤波算法的verilog实现，可用于相关算法在基于FPGA的嵌入式图像处理系统中。-Median filtering algorithm verilog realization available FPGA-based embedded image processing system.
midfilter
- MATLAB里的simulink的dspbuilder设计的图像中值滤波，可直接运行，并可通过matlab转化到quartus中并下载到FPGA运行-MATLAB simulink in the design of dspbuilder image median filtering, can be run directly, and transformed by matlab to quartus and downloaded to the FPGA run
gfilter
- MATLAB里的simulink的dspbuilder设计的图像高斯滤波，可直接运行，并可通过matlab转化到quartus中并下载到FPGA运行-MATLAB simulink in the design of the image of dspbuilder Gaussian filter can be run directly, and transformed by matlab to quartus and downloaded to the FPGA run
FPGA32JFIR
- 基于FPGA的FIR滤波，希望对其它人有用-FPGA-based FIR filter, hope useful for other people! ! ! !
sobel
- 基于FPGA的sobel滤波。使用vivado 2014.2实现的YUV图像的sobel滤波。-Sobel filter based on FPGA. YUV image Sobel filtering using vivado to achieve the 2014.2.
5.4.5_LMS
- 自动滤波FPGA实现，使用的是VHDL语言！-Automatic filter FPGA implementation using VHDL language!
fpga_lms
- 该文章主要介绍如何使用FPGA设计LMS自适应滤波算法-The article mainly introduces how to use the FPGA design LMS adaptive filtering algorithm